Esercizio 4invertitore CMOS bilanciato dinamicamente, correnti a V_DD diviso 2 e carico massimo (tema d'esame luglio 2025)
In questa pagina 4
Testo (tema d'esame 2 luglio 2025, esercizio 1). Si consideri l'invertitore CMOS in figura (n-MOS verso massa, p-MOS verso , ingressi uniti, carico all'uscita), con (). L'ingresso commuta istantaneamente alla frequenza di .
- Nell'ipotesi di bilanciamento dinamico, calcolare le correnti nei due transistor per .
- Sempre nell'ipotesi di bilanciamento dinamico, determinare il massimo valore di tale che il consumo di potenza dinamica sul nodo di uscita sia e il tempo di propagazione sia .
Dati. , , , , , , , , (per ), , .
Teoria usata: Invertitore CMOS - ritardo di propagazioneIn commutazione l'inverter è un circuito RC del primo ordine: il tempo di propagazione al 50% vale t_p = ln2·τ = 0,69·R·C. Con R_n e R_p resistenze equivalenti e C_L = C_int + C_ext (intrinseca = capacità di drain di n-MOS e p-MOS; estrinseca = gate delle porte pilotate e interconnessioni): t_pHL = 0,69 R_n C_L, t_pLH = 0,69 R_p C_L. Con Z_p = βZ_n, R_p/R_n = r/β (r = R_p0/R_n0 ≈ 2,4): il bilanciamento dinamico (t_pHL = t_pLH) richiede β = r, mentre il minimo del ritardo medio con carico a gate si ha per β = √r. Moltiplicando Z_n e Z_p per S: t_p = t_p0 (1 + C_ext/(S C_int,ref)): a carico estrinseco dominante raddoppiare le larghezze dimezza il ritardo; con carico intrinseco dominante non cambia (autocaricamento).Invertitore CMOS - ritardo di propagazione →, Invertitore CMOS - caratteristica di trasferimento staticaL'inverter CMOS ha un p-MOS verso V_DD e un n-MOS verso massa con gli ingressi collegati: V_OH = V_DD, V_OL = 0, nessun cammino diretto in continua (consumo statico nullo). La VTC ha cinque regioni (n-MOS off; n sat/p lin; entrambi sat in V_M; n lin/p sat; p off). Con entrambi in saturazione e λ = 0: V_M = (V_Tn + r(V_DD + V_Tp))/(1 + r) con r = √(|k'_p|Z_p/(k'_n Z_n)). Bilanciamento statico (V_M = V_DD/2 con V_Tn = |V_Tp|): Z_p/Z_n = k'_n/|k'_p| (circa 3,8). Scalare Z_n e Z_p dello stesso fattore lascia V_M invariata e moltiplica la corrente di picco; aumentare Z_p/Z_n alza V_M, V_IL e V_IH; V_M segue V_DD. Margini NM_L = V_IL, NM_H = V_DD − V_IH (circa 1 V a 2,5 V).Invertitore CMOS - caratteristica di trasferimento statica →, Consumo di potenza nei circuiti CMOSNella logica CMOS il consumo è quasi tutto dinamico. Per ogni carica di C_L da 0 a V_DD l'alimentazione eroga E_DD = C_L V_DD²; metà (½C_L V_DD²) viene immagazzinata nella capacità e metà dissipata nel p-MOS, indipendentemente dal valore di R; nella scarica l'energia immagazzinata è dissipata nell'n-MOS e dall'alimentazione non si assorbe nulla. La potenza media è P = α C_L V_DD² f (α = probabilità di una transizione 0→1 per periodo; per un inverter che commuta a ogni ciclo α = 1; con probabilità di uno p₁ all'uscita α = p₁(1−p₁) se i valori successivi sono indipendenti). Non dipende dalle dimensioni dei transistor (solo da C_L), scala col quadrato di V_DD (dimezzare V_DD: potenza ÷4) ma abbassare V_DD rallenta il circuito. Si aggiungono la corrente di corto circuito (ingressi lenti) e le correnti di perdita.Consumo di potenza nei circuiti CMOS →.
1. Dimensionamento e correnti a
Bilanciamento dinamico: , cioè : , quindi (Il rapporto è , diverso da quello di bilanciamento statico .) Larghezze: , .
Con le tensioni di gate-soglia sono e . Il rapporto di forza è contro : l'n-MOS è più forte: la soglia logica, calcolata con , , vale ( con ), minore di . Quindi a l'ingresso è già sopra la soglia logica e l'uscita è bassa: n-MOS in zona lineare () e p-MOS in saturazione (). Le due correnti sono uguali (stesso ramo): Uguagliando: , cioè , con la radice accettabile Controllo delle regioni: n-MOS: ✓ lineare; p-MOS: ✓ saturazione. Corrente: (con sarebbe e ).
Grafico interattivo: Correnti dei due transistor (µA) in funzione di V_out per V_i = 1,5 V (Z_n = 2, Z_p = 4,7): l'n-MOS è lineare fino a V_out = 0,84 V (poi saturo), il p-MOS è saturo con piccola pendenza dovuta a λ; le curve si incontrano in V_out = 0,466 V con I = 56,6 µA, il punto di lavoro
2. Carico massimo
Capacità intrinseca: , , . Sul nodo di uscita la capacità totale è .
Potenza: : Tempo di propagazione: con il bilanciamento , : Devono valere entrambe: il vincolo più stretto è quello di potenza. (trascurando : ). Con questo carico il tempo di propagazione è , ben sotto .
Verifica numerica
Python: soluzione numerica di con le formule del corso (, , e ), massima per potenza () e per ritardo ().
Errori comuni
- Imporre (bilanciamento statico) invece di (dinamico).
- Calcolare la corrente con entrambi i transistor in saturazione a : la condizione vale solo in .
- Usare nella zona lineare.
- Dimenticare che la potenza dinamica dipende da (compresa quella intrinseca) e non dalle dimensioni dei transistor.
- Considerare solo uno dei due vincoli ( e ): il carico massimo è il minimo tra i due.
Versione ripasso
Testo. Inverter con , m, ingresso a MHz; , A/V, V, V, V, , V, k, k, fF/m. Si chiedono le correnti per e il massimo con W e ns.
- Bilanciamento dinamico: , quindi . È diverso dal bilanciamento statico (Invertitore CMOS - ritardo di propagazioneIn commutazione l'inverter è un circuito RC del primo ordine: il tempo di propagazione al 50% vale t_p = ln2·τ = 0,69·R·C. Con R_n e R_p resistenze equivalenti e C_L = C_int + C_ext (intrinseca = capacità di drain di n-MOS e p-MOS; estrinseca = gate delle porte pilotate e interconnessioni): t_pHL = 0,69 R_n C_L, t_pLH = 0,69 R_p C_L. Con Z_p = βZ_n, R_p/R_n = r/β (r = R_p0/R_n0 ≈ 2,4): il bilanciamento dinamico (t_pHL = t_pLH) richiede β = r, mentre il minimo del ritardo medio con carico a gate si ha per β = √r. Moltiplicando Z_n e Z_p per S: t_p = t_p0 (1 + C_ext/(S C_int,ref)): a carico estrinseco dominante raddoppiare le larghezze dimezza il ritardo; con carico intrinseco dominante non cambia (autocaricamento).Invertitore CMOS - ritardo di propagazione →).
- Correnti con V: V e V. La soglia logica con è V, sotto V: l'uscita è bassa, con n-MOS lineare e p-MOS saturo. Uguagliando le correnti si ottiene V e A; con si avrebbe A (Invertitore CMOS - caratteristica di trasferimento staticaL'inverter CMOS ha un p-MOS verso V_DD e un n-MOS verso massa con gli ingressi collegati: V_OH = V_DD, V_OL = 0, nessun cammino diretto in continua (consumo statico nullo). La VTC ha cinque regioni (n-MOS off; n sat/p lin; entrambi sat in V_M; n lin/p sat; p off). Con entrambi in saturazione e λ = 0: V_M = (V_Tn + r(V_DD + V_Tp))/(1 + r) con r = √(|k'_p|Z_p/(k'_n Z_n)). Bilanciamento statico (V_M = V_DD/2 con V_Tn = |V_Tp|): Z_p/Z_n = k'_n/|k'_p| (circa 3,8). Scalare Z_n e Z_p dello stesso fattore lascia V_M invariata e moltiplica la corrente di picco; aumentare Z_p/Z_n alza V_M, V_IL e V_IH; V_M segue V_DD. Margini NM_L = V_IL, NM_H = V_DD − V_IH (circa 1 V a 2,5 V).Invertitore CMOS - caratteristica di trasferimento statica →).
- Capacità intrinseca: fF e fF, quindi fF (Consumo di potenza nei circuiti CMOSNella logica CMOS il consumo è quasi tutto dinamico. Per ogni carica di C_L da 0 a V_DD l'alimentazione eroga E_DD = C_L V_DD²; metà (½C_L V_DD²) viene immagazzinata nella capacità e metà dissipata nel p-MOS, indipendentemente dal valore di R; nella scarica l'energia immagazzinata è dissipata nell'n-MOS e dall'alimentazione non si assorbe nulla. La potenza media è P = α C_L V_DD² f (α = probabilità di una transizione 0→1 per periodo; per un inverter che commuta a ogni ciclo α = 1; con probabilità di uno p₁ all'uscita α = p₁(1−p₁) se i valori successivi sono indipendenti). Non dipende dalle dimensioni dei transistor (solo da C_L), scala col quadrato di V_DD (dimezzare V_DD: potenza ÷4) ma abbassare V_DD rallenta il circuito. Si aggiungono la corrente di corto circuito (ingressi lenti) e le correnti di perdita.Consumo di potenza nei circuiti CMOS →).
- Vincolo di potenza: W dà fF, cioè fF.
- Vincolo di ritardo: con k, ns dà fF, cioè fF.
- Risultato: devono valere entrambi, quindi conta il vincolo di potenza: fF. Con questo carico ns.
- Errori: usare il bilanciamento statico al posto di quello dinamico; calcolare la corrente con entrambi i transistor in saturazione a (la condizione vale solo in ); usare nella zona lineare; dimenticare ; considerare un solo vincolo.