Rappresentazione dei numeri e dell'informazione

Un sistema digitale manipola solo bit (Segnali digitali, livelli logici e margini di rumoreUn segnale digitale assume un insieme finito di valori (di solito due: bit, tipicamente 0 V e V_DD); con N bit si distinguono 2^N livelli. Il valore logico di un'uscita è garantito sopra V_OH (uno) e sotto V_OL (zero); un ingresso è letto come uno sopra V_IH e come zero sotto V_IL, con intervalli di ingresso più larghi di quelli di uscita. I margini di rumore sono NM_H = V_OH − V_IH e NM_L = V_IL − V_OL. La caratteristica di trasferimento statica (VTC) ha la soglia logica V_M (V_out = V_in); V_IL e V_IH sono i punti a pendenza −1. La proprietà rigenerativa (pendenza alta nella zona di transizione, guadagno maggiore di 1) ripulisce il segnale a ogni stadio ed è legata alla bistabilità della coppia di inverter in retroazione. Altre figure di merito: fan-in, fan-out, tempi di propagazione, potenza, costo.Segnali digitali, livelli logici e margini di rumore →): ogni informazione (un numero, una lettera, un colore) deve essere tradotta in una stringa di bit con una convenzione condivisa. Il programma prevede la rappresentazione di dati numerici e di informazioni complesse; qui si raccolgono le codifiche che servono in tutto il corso (sommatori, ALU, display, convertitori VHDL).

Numeri senza segno

Definizione (numeri senza segno su N bit). Con $N$ bit $b_{N-1}\dots b_1b_0$ il valore è $\sum_{i=0}^{N-1}b_i2^i$ e l'intervallo rappresentabile è $0,\dots,2^N-1$. Il bit $b_{N-1}$ è il più significativo (MSB), $b_0$ il meno significativo (LSB).

Esempio. Con $N = 8$: $1101\,1010_2 = 128 + 64 + 16 + 8 + 2 = 218$, nell'intervallo $0$–$255$.

• Conversione in binario: divisioni successive per $2$, leggendo i resti dall'ultimo al primo. $13=8+4+1=1101_2$.
• Esadecimale: 16 simboli $0$–$9$, $A$–$F$; ogni cifra equivale a un gruppo di $4$ bit (nibble). $1101\,1010_2=DA_{16}=218$. Compare ovunque (indirizzi, display a 7 segmenti, VHDL: X"B35").
• Quantità: $N=8$: $0$–$255$; $N=13$: $0$–$8191$ (quattro cifre decimali bastano); $N=16$: $0$–$65535$.

Numeri con segno: complemento a due

Definizione (complemento a due). Nel complemento a due su $N$ bit il bit più significativo ha peso negativo: $$v=-b_{N-1}2^{N-1}+\sum_{i=0}^{N-2}b_i2^i,\qquad-2^{N-1}\le v\le2^{N-1}-1.$$

Esempio. Su $N = 8$ bit: $1111\,0011_2 = -128 + 64 + 32 + 16 + 2 + 1 = -13$.

Con $N=8$: da $-128$ a $+127$. Il motivo per cui è la scelta universale è che somma e sottrazione usano lo stesso sommatore degli interi senza segno, ignorando il riporto finale.

Proprietà (negazione, estensione di segno, sottrazione e overflow nel complemento a due).

• Negare un numero: si invertono tutti i bit e si somma $1$. $+13=0000\,1101$; invertendo $1111\,0010$; sommando $1$: $1111\,0011=-13$ (controllo: $-128+64+32+16+2+1=-13$).
• Estensione di segno: per passare da $N$ a $M>N$ bit si replica l'MSB: $-13$ su $4$ bit non esiste, $-3=1101_2$ su $4$ bit diventa $1111\,1101$ su $8$.
• Sottrazione $A-B=A+\overline B+1$: è la riga A + (not B) + 1 dell'ALU di esempio (Blocchi logici di un microprocessore - ALU, bus e logica tri-stateUn microprocessore semplice è formato da un'unità di controllo (decodifica le istruzioni e abilita gli altri blocchi), una ALU (operazioni aritmetiche e logiche), la memoria e i registri, collegati da bus (linee condivise unidirezionali o bidirezionali). La ALU combina un sommatore con un'unità logica e un multiplexer di selezione dell'operazione: la sottrazione è A + B̄ + 1 (XOR su B e riporto in ingresso a 1), le flag (zero, riporto, segno, overflow) descrivono il risultato. Un bus è una linea pilotata da più sorgenti: per evitare conflitti ogni uscita collegata è tri-state (il segnale enable la mette in alta impedenza) oppure open-drain (solo PDN: ciascuna può imporre 0, serve un pull-up per l'1).Blocchi logici di un microprocessore - ALU, bus e logica tri-state →).
• Overflow: il risultato esce dall'intervallo quando due operandi dello stesso segno danno un risultato di segno opposto (su $8$ bit: $100+50=150>127$ dà $1001\,0110=-106$).

Esempio. $+13 = 0000\,1101$; invertendo i bit si ha $1111\,0010$ e sommando $1$ si ottiene $1111\,0011 = -13$.

BCD (Binary Coded Decimal)

Nel BCD ogni cifra decimale è codificata con $4$ bit (valori $0000$–$1001$; gli altri sei non sono ammessi). $10_{10}$ diventa $0001\,0000$ (cifra $1$ e cifra $0$), $156_{10}=0001\,0101\,0110$: occupa più bit del binario puro ($12$ contro $8$), ma ogni gruppo si manda direttamente a un decoder per display a 7 segmenti.

Proprietà (conversione da binario a BCD, double dabble). Conversione binario $\to$ BCD (double dabble). Si scorre il binario a sinistra un bit alla volta nel registro BCD; prima di ogni shift, se un gruppo di $4$ bit del BCD è maggiore di $4$, gli si somma $3$. Il motivo: un gruppo che vale $5$ raddoppiato darebbe $10=1010_2$ (non ammesso in BCD), mentre $(5+3)\cdot2=16=1\,0000_2$, cioè una decina e zero unità; per un gruppo $\le4$ il doppio è $\le8$ e non crea problemi. Per $156=1001\,1100_2$ (8 passi):

Esempio. Per $156 = 1001\,1100_2$ servono $8$ passi e si ottiene $0001\,0101\,0110_{BCD}$ (cifre $1$, $5$, $6$); un gruppo che vale $5$ prima dello shift diventa $5 + 3 = 8$ e raddoppiato dà $16$, cioè una decina.

Dopo $k$ passi il registro BCD contiene il valore decimale dei primi $k$ bit del numero (dopo $6$ passi $100111_2=39$, dopo $7$ passi $1001110_2=78$). Al passo $4$ le unità valgono $4$ e non si correggono; al passo $6$ valgono $9>4$ e prima dello shift diventano $9+3=12=1100$, da cui $0011\,1001=39$. All'ultimo passo unità $8\to11$ e decine $7\to10$ prima dello shift, che produce $0001\,0101\,0110=156$. Per convertire $13$ bit servono $4$ gruppi BCD ($2^{13}=8192$) e $13$ passi: nel laboratorio si usa per mostrare un numero su quattro display.

Codice Gray

Definizione (codice Gray). Nel codice Gray due valori consecutivi differiscono per un solo bit: $g=b\oplus(b\gg1)$. Per $3$ bit: $000,001,011,010,110,111,101,100$. Serve dove un conteggio potrebbe essere letto durante una transizione (codificatori ottici, contatori che attraversano domini di clock diversi): in binario il passaggio $011\to100$ cambia tre bit, e con tempi diversi si potrebbe leggere $111$ o $000$; in Gray si legge sempre o il vecchio o il nuovo valore.

Esempio. Con $b = 011$: $g = 011 \oplus 001 = 010$; con $b = 100$: $g = 100 \oplus 010 = 110$. Il passaggio $3 \to 4$ cambia tre bit in binario ($011 \to 100$) e uno solo in Gray ($010 \to 110$).

Numeri frazionari: virgola fissa

In virgola fissa il punto decimale ha posizione stabilita a priori: con $F$ bit frazionari il numero rappresentato è l'intero diviso $2^F$. Un sensore di temperatura che restituisce un dato a $13$ bit (segno, $8$ bit di parte intera, $4$ bit di parte frazionaria) ha una risoluzione di $1/2^4=0{,}0625\ ^\circ\mathrm C$. Il dato $0\,0001\,1001\,1010$ ha parte intera $0001\,1001=25$ e parte frazionaria $1010_2=10$, cioè $10/16=0{,}625$: $25{,}625\ ^\circ\mathrm C$. Per mostrarla in decimale la parte frazionaria va rimappata su $0$–$99$ (moltiplicando per $100/16=6{,}25$: $10\cdot6{,}25=62{,}5\approx62$) e poi convertita in BCD.

Altre codifiche

• ASCII: $7$ bit per carattere ($A=65=100\,0001_2$, la cifra $0$ è $48=011\,0000_2$).
• Bit di parità: un bit aggiunto in modo che il numero di $1$ sia pari (o dispari): rivela un errore su un singolo bit (non lo corregge).
• Codici one-hot: una linea per valore (la codifica di molte macchine a stati e dei decoder di riga: Memorie a semiconduttore - struttura a matrice, decoder e ROMLe memorie a semiconduttore si classificano in lettura/scrittura (SRAM, DRAM: volatili) e sola lettura (ROM a maschera, PROM, EPROM, EEPROM, Flash: non volatili); l'accesso è casuale o non casuale (FIFO, registri a scorrimento, CAM). La struttura è a matrice di celle: una word line (WL) seleziona una riga attraverso il decoder di riga (N indirizzi → 2^N WL), una bit line (BL) porta il dato alla colonna scelta dal decoder/multiplexer di colonna e dal sense amplifier. La ROM a NOR ha per ogni bit line un p-MOS di carico e n-MOS dove il bit è 0 (con WL alta tirano la BL a massa): compatta e veloce; la ROM a NAND ha serie di n-MOS ed è molto più piccola ma più lenta. Ritardo di una WL: R del polisilicio × C dei gate (Elmore); di una BL: C dei drain con la R dei transistor o del carico.Memorie a semiconduttore - struttura a matrice, decoder e ROM →).

Errori comuni

• Dimenticare che nel complemento a due l'intervallo è asimmetrico ($-128$ esiste, $+128$ no su $8$ bit) e che $-(-128)$ dà ancora $-128$.
• Applicare la correzione $+3$ dopo lo shift invece che prima.
• Leggere un BCD come binario: $0001\,0101\,0110$ è $156$ (BCD) ma $342$ come binario.
• Confondere LSB e MSB (nel testo di alcune prove il vettore ha l'LSB a sinistra).