Consumo di potenza nei circuiti CMOS

In questa pagina 6

La caratteristica statica dell'inverter (Invertitore CMOS - caratteristica di trasferimento statica) mostra che a regime non c'è cammino tra $V_{DD}$ e massa: il consumo è legato alle commutazioni. Il consumo di potenza è, con il ritardo (Invertitore CMOS - ritardo di propagazione), la figura di merito dominante dei circuiti integrati attuali: limita la frequenza di funzionamento, la durata delle batterie e la dissipazione termica (la potenza dei microprocessori è cresciuta da pochi watt a centinaia).

Potenza istantanea e media

Definizione (potenza istantanea e potenza media). La potenza istantanea assorbita dall'alimentazione è $p(t)=V_{DD}\,i_{DD}(t)$ ; la potenza di picco è $P_{max}=V_{DD}\,i_{DD,max}$ e la potenza media su un periodo $T$ è $P_{media}=\frac1T\int_t^{t+T}p(\tau)\,d\tau=\frac{V_{DD}}T\int_t^{t+T}i_{DD}(\tau)\,d\tau.$

Esempio. Una corrente di alimentazione di $2\ \mathrm{mA}$ per il $10\%$ del periodo (e nulla altrove) con $V_{DD} = 2{,}5\ \mathrm V$ dà $P_{media} = 2{,}5 \cdot 2\ \mathrm{mA} \cdot 0{,}1 = 0{,}5\ \mathrm{mW}$ .

Energia in una commutazione

Si consideri l'inverter che carica e scarica $C_L$ (Invertitore CMOS - ritardo di propagazione).

Formula (energia assorbita dall'alimentazione nella carica di una capacità). Carica (uscita $0\to V_{DD}$ attraverso il p-MOS): la corrente fornita da $V_{DD}$ è quella che entra in $C_L$ , $i_{supply}=C_L\,dv_{out}/dt$ , quindi $E_{DD}=\int p\,dt=V_{DD}\int_0^{V_{DD}}C_L\,dv_{out}=C_LV_{DD}^2.$

Esempio. Con $C_L = 50\ \mathrm{fF}$ e $V_{DD} = 2{,}5\ \mathrm V$ : $E_{DD} = 50\ \mathrm{fF} \cdot 6{,}25\ \mathrm V^2 = 312{,}5\ \mathrm{fJ}$ , di cui $156{,}25\ \mathrm{fJ}$ restano in $C_L$ e altrettanti sono dissipati nel p-MOS.

L'energia immagazzinata nella capacità è $E_C=\int v_{out}\,C_L\,dv_{out}=\tfrac12C_LV_{DD}^2$ : metà dell'energia fornita resta in $C_L$ e l'altra metà, $E_{diss}=\tfrac12C_LV_{DD}^2$ , è dissipata nel p-MOS. Il risultato è indipendente dal valore di $R_p$ (dalle dimensioni del transistor): se $R_p$ è piccola la corrente è alta e il tempo breve, e il prodotto resta lo stesso.

Scarica (uscita $V_{DD}\to0$ attraverso l'n-MOS): $E_{DD}=0$ (dall'alimentazione non si assorbe nulla) e l'energia $\tfrac12C_LV_{DD}^2$ immagazzinata in $C_L$ viene dissipata nell'n-MOS.

fase	energia assorbita da $V_{DD}$	energia in $C_L$	energia dissipata
carica $0\to V_{DD}$	$C_LV_{DD}^2$	$\tfrac12C_LV_{DD}^2$	$\tfrac12C_LV_{DD}^2$ (p-MOS)
scarica $V_{DD}\to0$	$0$	$0$	$\tfrac12C_LV_{DD}^2$ (n-MOS)

Se la capacità si carica da $0$ a una tensione finale $V_H\ne V_{DD}$ attraverso un generatore costante $V_{DD}$ , l'energia assorbita è $C_LV_{DD}V_H$ (vale $C_LV_{DD}^2$ solo se $V_H=V_{DD}$ ), e l'energia immagazzinata è $\tfrac12C_LV_H^2$ ; in generale, per un'escursione $\Delta V$ alimentata a $V_{DD}$ l'energia dissipata è $C_LV_{DD}\Delta V-\tfrac12C_L\Delta V^2$ . La variazione di energia immagazzinata passando da $V_1$ a $V_2$ vale $\tfrac12C_L(V_2^2-V_1^2)$ .

Potenza dinamica

Formula (potenza dinamica della logica CMOS). Un ciclo completo (carica e scarica) assorbe $C_LV_{DD}^2$ . Se l'uscita compie $f_{0\to1}$ transizioni $0\to1$ al secondo, $\boxed{P_{din}=C_L\,V_{DD}^2\,f_{0\to1}=\alpha\,C_L\,V_{DD}^2\,f_{CLK}}.$

$\alpha=\lim_{N\to\infty}n(N)/N$ è l'attività di commutazione: il numero medio di transizioni $0\to1$ per periodo di clock. Per un inverter che commuta a ogni ciclo $\alpha=1$ ; se la porta commuta con ingresso casuale, $\alpha$ dipende dalla funzione logica e dalle probabilità degli ingressi: per un'uscita con probabilità $p_1$ di valere $1$ (e $p_0=1-p_1$ ), con valori successivi indipendenti, $\alpha_{0\to1}=p_0\,p_1$ . Più in generale la formula con livelli non completi è $P=C_L\,V_{DD}\,(V_{OH}-V_{OL})\,f$ .

Esempio. $C_L=50\ \mathrm{fF}$ , $V_{DD}=2{,}5\ \mathrm V$ , $\alpha=1$ , $f=100\ \mathrm{MHz}$ : $P=50\cdot10^{-15}\cdot6{,}25\cdot10^8=31{,}25\ \mu\mathrm W$ . A $1\ \mathrm{GHz}$ : $312{,}5\ \mu\mathrm W$ . Con $V_{DD}=1{,}25\ \mathrm V$ (metà): $7{,}8\ \mu\mathrm W$ , un quarto.

Grafico interattivo: Potenza dinamica P = C_L·V_DD²·f (µW) in funzione della frequenza f (MHz) per C_L = 50 fF e α = 1: retta di pendenza 0,3125 µW/MHz a V_DD = 2,5 V (31,25 µW a 100 MHz, 312,5 µW a 1 GHz) e quattro volte più bassa a V_DD = 1,25 V (7,8 µW a 100 MHz)

Esempio con probabilità. Una porta $F=\overline{A\cdot B+C}$ con $P_A=0{,}4$ , $P_B=0{,}3$ , $P_C=0{,}1$ (probabilità che l'ingresso valga $1$ ): l'uscita vale $1$ quando $A\cdot B=0$ e $C=0$ : $p_1=(1-0{,}12)(1-0{,}1)=0{,}792$ , $\alpha=p_0p_1=0{,}208\cdot0{,}792=0{,}165$ . Con $C_L=10\ \mathrm{fF}$ , $V_{DD}=2{,}5\ \mathrm V$ e $f=20\ \mathrm{MHz}$ : $P=0{,}165\cdot10^{-14}\cdot6{,}25\cdot2\cdot10^7=0{,}206\ \mu\mathrm W$ (nel tema d'esame si trascurano i nodi interni e quelli di ingresso).

Conseguenze.

La potenza dinamica non dipende dalle dimensioni dei transistor ( $R$ non compare): dipende da $C_L$ , $V_{DD}^2$ e $f$ . Per ridurla bisogna ridurre $C_L$ (layout compatto, transistor minimi dove possibile), $V_{DD}$ e la frequenza o l'attività.
Ridurre $V_{DD}$ è il mezzo più efficace ( $P\propto V_{DD}^2$ ) e in una logica CMOS complementare è vantaggioso perché riduce la potenza dinamica a parità di frequenza; ma abbassando $V_{DD}$ la corrente dei transistor cala molto ( $I\propto(V_{DD}-V_T)^2$ ), le resistenze equivalenti aumentano e il tempo di propagazione aumenta (e i margini di rumore in volt diminuiscono). Viceversa aumentando $V_{DD}$ la potenza dinamica aumenta e il tempo di propagazione diminuisce: compromesso potenza-velocità.
La potenza massima si ha quando uscita e ingressi commutano alla frequenza massima ( $\alpha=1$ ).

Corrente di corto circuito

Durante una commutazione dell'ingresso, per un breve intervallo entrambi i transistor conducono ( $V_{Tn}<V_{in}<V_{DD}-\lvert V_{Tp}\rvert$ ) e una corrente scorre direttamente da $V_{DD}$ a massa. Se il tempo di salita (o di discesa) dell'ingresso è breve il contributo è piccolo, ma se $V_{in}$ rimane a lungo nell'intorno di $V_M$ la corrente aggiuntiva aumenta: l'energia assorbita cresce all'aumentare del tempo di salita $t_r$ del segnale di ingresso, perché aumenta il tempo durante il quale scorre corrente tra $V_{DD}$ e massa, e il picco ( $I_{DD,max}$ in $V_M$ ) resta lo stesso. Durante la scarica dell'uscita l'alimentazione eroga solo la corrente di corto circuito (nessun assorbimento per caricare $C_L$ ). Per limitare questo contributo i segnali devono avere fronti ripidi (buffer di pilotaggio).

Quesito d'esame (potenza per cammino diretto). Un inverter bilanciato con carico esterno dominante: raddoppiando $W/L$ di entrambi i transistor la corrente di picco raddoppia, ma anche la capacità di ingresso raddoppia e il fronte del segnale in ingresso, imposto dallo stadio che lo pilota, dipende da quello stadio; quindi la variazione della potenza di corto circuito dipende dallo stadio che pilota l'ingresso (risposta ragionevole; nei materiali non c'è la chiave di questo appello).

Consumo statico

Nei circuiti CMOS complementari ideali la potenza statica è nulla; nella realtà esistono correnti di perdita (subthreshold e delle giunzioni inverse, crescenti al diminuire di $V_T$ e delle dimensioni). Si trascurano nei tempi d'esame. Nelle logiche a carico (Logica pseudo-nMOS e logiche a carico) esiste invece un consumo statico non nullo quando l'uscita è bassa, perché PDN e carico conducono insieme.

Errori comuni

Usare $\tfrac12C_LV_{DD}^2$ come energia assorbita dall'alimentazione per ciclo: è l'energia immagazzinata; l'alimentazione ne eroga $C_LV_{DD}^2$ .
Credere che transistor più grandi consumino più potenza dinamica a parità di $C_L$ : non cambia (cambia solo $C_L$ stessa se aumenta la capacità).
Dimenticare il fattore di attività $\alpha$ (o usare $p_1$ invece di $p_0p_1$ ).
Pensare che ridurre $V_{DD}$ riduca anche il ritardo: lo aumenta.

Versione ripasso

Potenza: $p(t)=V_{DD}\,i_{DD}(t)$ , potenza di picco $P_{max}=V_{DD}\,i_{DD,max}$ , potenza media $P_{media}=\dfrac{V_{DD}}{T}\displaystyle\int_t^{t+T} i_{DD}(\tau)\,d\tau$ . Esempio: $2$ mA per il $10\%$ del periodo con $V_{DD}=2{,}5$ V: $P_{media}=0{,}5$ mW.
Energia in una carica: dall'alimentazione si prelevano $E_{DD}=C_LV_{DD}^2$ ; metà ( $\tfrac12C_LV_{DD}^2$ ) resta in $C_L$ e metà è dissipata nel p-MOS, indipendentemente da $R_p$ . Esempio: $C_L=50$ fF, $V_{DD}=2{,}5$ V: $E_{DD}=312{,}5$ fJ.
Energia in una scarica: $E_{DD}=0$ ; l'energia $\tfrac12C_LV_{DD}^2$ immagazzinata viene dissipata nell'n-MOS.
Carica fino a $V_H\ne V_{DD}$ : energia assorbita $C_LV_{DD}V_H$ , energia immagazzinata $\tfrac12C_LV_H^2$ .
Potenza dinamica: $P_{din}=C_LV_{DD}^2f_{0\to1}=\alpha\,C_LV_{DD}^2f_{CLK}$ , con $\alpha$ attività di commutazione ( $\alpha=1$ per un inverter che commuta a ogni ciclo; $\alpha=p_0p_1$ con ingressi casuali indipendenti). Esempio: $50$ fF, $2{,}5$ V, $100$ MHz: $31{,}25\ \mu$ W; con $V_{DD}=1{,}25$ V, $7{,}8\ \mu$ W, un quarto.
Esempio con probabilità: $F=\overline{A\cdot B+C}$ con $P_A=0{,}4$ , $P_B=0{,}3$ , $P_C=0{,}1$ : $p_1=0{,}792$ , $\alpha=0{,}208\cdot0{,}792=0{,}165$ ; con $C_L=10$ fF, $V_{DD}=2{,}5$ V, $f=20$ MHz: $P=0{,}206\ \mu$ W.
Conseguenze: la potenza dinamica non dipende dalle dimensioni dei transistor. $V_{DD}$ basso riduce la potenza ma aumenta $t_p$ (la corrente cala come $(V_{DD}-V_T)^2$ ); $V_{DD}$ alto fa l'opposto: compromesso potenza-velocità.
Corto circuito: entrambi i transistor conducono durante la commutazione; l'energia cresce con il tempo di salita $t_r$ dell'ingresso, perché cresce il tempo di conduzione. Durante la scarica dell'uscita l'alimentazione eroga solo questa corrente.
Statico: nullo nel CMOS ideale; perdite di subthreshold trascurate negli esercizi. Non è nullo nelle logiche a carico (Logica pseudo-nMOS e logiche a carico) con uscita bassa, perché PDN e carico conducono insieme.
Errori: usare $\tfrac12C_LV_{DD}^2$ come energia erogata (l'alimentazione ne eroga $C_LV_{DD}^2$ ); attribuire alle dimensioni dei transistor una variazione della potenza dinamica; dimenticare $\alpha$ ; credere che $V_{DD}$ basso acceleri il circuito.
Ordine di grandezza: a parità di $C_L$ e $f$ , passare da $V_{DD}=2{,}5$ V a $1{,}25$ V riduce la potenza dinamica di quattro volte; è il motivo per cui le alimentazioni dei chip sono scese nel tempo.