Elettronica dei Sistemi Digitali
Formulario della materia 70 definizioni e teoremi in una pagina
Argomenti
IFondamenti dei sistemi digitali
IIIl transistor MOS
IIIL'invertitore CMOS
- Invertitore CMOS - caratteristica di trasferimento statica
- Invertitore CMOS - ritardo di propagazione
- Catene di inverter e buffer CMOS
- Consumo di potenza nei circuiti CMOS
Esercizi svolti
- Esercizio 4 · invertitore CMOS bilanciato dinamicamente, correnti a V_DD diviso 2 e carico massimo (tema d'esame luglio 2025) Esame
- Esercizio 11 · quesiti rapidi sull'inverter statico, soglia logica e margini (temi d'esame 2024-2026) Esame
- Esercizio 12 · quesiti rapidi su energia, potenza e tensione di alimentazione (temi d'esame 2024-2026) Esame
- Esercizio 20 · catena di inverter, buffer ottimo e ring oscillator (temi d'esame 2024-2026 ed esempio dalle slide) Esame
- Esercizio 22 · margini di rumore di un inverter dalla caratteristica statica (esempio dalle slide)
IVPorte logiche CMOS e processo di fabbricazione
- Porte logiche CMOS - struttura statica complementare e dimensionamento
- Porte logiche CMOS - ritardo di Elmore, fan-in e consumo
- Processo di fabbricazione CMOS, layout e parassiti
- Logica pseudo-nMOS e logiche a carico
- Logica a pass-transistor e gate di trasmissione
- Logiche dinamiche - precarica e valutazione
Esercizi svolti
- Esercizio 1 · porta AOI a tre ingressi, dimensionamento, ritardi e consumo dinamico (tema d'esame giugno 2025) Esame
- Esercizio 2 · pass-transistor a p-MOS, livelli degradati e ripristino con n-MOS di retroazione (tema d'esame giugno 2025) Esame
- Esercizio 5 · NAND e NOR con soglia logica assegnata, ritardi, potenza e uscite in contrasto (tema d'esame luglio 2025) Esame
- Esercizio 6 · rete di pass-transistor n-MOS a quattro vie, funzione, livelli e ritardo (tema d'esame luglio 2025) Esame
- Esercizio 7 · porta AOI a quattro ingressi, dimensionamento, ritardi e consumo dinamico (tema d'esame settembre 2026) Esame
- Esercizio 9 · porta pseudo-nMOS, capacità, livelli, ritardi e potenza statica (tema d'esame settembre 2026) Esame
- Esercizio 13 · quesiti rapidi sui ritardi di inverter e porte NAND e NOR (temi d'esame 2024-2026) Esame
- Esercizio 14 · quesiti rapidi sulla logica pass-transistor e le gate di trasmissione (temi d'esame 2024-2026) Esame
- Esercizio 19 · quesiti rapidi su processo di fabbricazione, FPGA e laboratorio (temi d'esame 2024-2026) Esame
- Esercizio 21 · porta complessa D più A per B più C, dimensionamento e ritardi di Elmore (esempio dalle slide)
VElementi di memoria
- Latch, registri e parametri temporali
- Registri dinamici, C2MOS, TSPC e registri a scorrimento
- Memorie a semiconduttore - struttura a matrice, decoder e ROM
- Memorie non volatili - gate flottante, EPROM, EEPROM e Flash
- SRAM e DRAM
Esercizi svolti
- Esercizio 3 · memoria DRAM a un transistor 1024 per 256, capacità, ritardo di linea e lettura (tema d'esame giugno 2025) Esame
- Esercizio 8 · memoria ROM a NOR, contenuto, ritardo di word line, carichi e potenza (tema d'esame settembre 2026) Esame
- Esercizio 15 · quesiti rapidi su latch, registri, C2MOS e parametri temporali (temi d'esame 2024-2026) Esame
- Esercizio 16 · quesiti rapidi sulle memorie (temi d'esame 2024-2026) Esame
VIBlocchi funzionali dei sistemi digitali
VIICircuiti logici programmabili e FPGA
VIIIVHDL e progetto su FPGA
- VHDL - struttura, tipi di dato e processi
- VHDL - logica combinatoria
- VHDL - logica sequenziale e registri
- Macchine a stati finiti in VHDL
- Simulazione, testbench, vincoli di temporizzazione e flusso su FPGA
Esercizi svolti