Esercizio 12quesiti rapidi su energia, potenza e tensione di alimentazione (temi d'esame 2024-2026)

Esame

In questa pagina 8

Quesiti a risposta multipla sul consumo di potenza dai temi di giugno 2024 (e luglio 2025), settembre 2024 (e settembre 2026), giugno 2025, luglio 2026. Per giugno 2024 e luglio 2025 le risposte sono quelle della chiave, per gli altri sono ricavate.

Teoria usata: Consumo di potenza nei circuiti CMOS.

Numeri di riferimento: $C_L=100\ \mathrm{fF}$ , $V_{DD}=2{,}5\ \mathrm V$ , carica da $0$ a $V_H=1{,}8\ \mathrm V$ con un generatore a $V_{DD}$ .

1. Energia immagazzinata (giugno 2024; luglio 2025 con carica da $0$ )

La variazione di energia immagazzinata in $C_L$ al termine del transitorio di carica da $V_1$ a $V_2$ vale: a. $\tfrac12C_LV_2^2$ ; b. $\tfrac12C_L(V_2-V_1)^2$ ; c. $\tfrac12C_L(V_2^2-V_1^2)$ .

Risposta: c. $E_C=\tfrac12C_LV^2$ in ogni istante, quindi la variazione è la differenza. (Luglio 2025: carica da $0$ a $V_2$ con generatore a $V_{DD}$ : l'energia immagazzinata è $\tfrac12C_LV_2^2$ : opzione c di quel tema.) Per $V_2=V_H=1{,}8\ \mathrm V$ : $\tfrac12\cdot100\ \mathrm{fF}\cdot3{,}24=162\ \mathrm{fJ}$ .

2. Energia assorbita dall'alimentazione (settembre 2024, settembre 2026, giugno 2025, luglio 2026)

L'energia assorbita dall'alimentazione $V_{DD}$ durante la carica di $C_L$ da $0$ vale $V_{DD}^2C_L$ : a. indipendentemente dalla tensione finale $V(\infty)$ ; b. solo se $V(\infty)=V_{DD}$ , perché l'energia è in realtà proporzionale a $V(\infty)$ ; c. solo se $V(\infty)=V_{DD}$ , perché è proporzionale a $V(\infty)^2$ .

Risposta: b. L'alimentazione eroga la carica $Q=C_LV(\infty)$ a tensione $V_{DD}$ : $E_{DD}=V_{DD}Q=C_LV_{DD}V(\infty)$ , lineare in $V(\infty)$ (non quadratica: il termine $\tfrac12C_LV^2$ è solo l'energia immagazzinata). Con $V(\infty)=1{,}8\ \mathrm V$ : $E_{DD}=100\cdot2{,}5\cdot1{,}8=450\ \mathrm{fJ}$ (non $625\ \mathrm{fJ}=C_LV_{DD}^2$ ); immagazzinata $162\ \mathrm{fJ}$ ; dissipata nel p-MOS $450-162=288\ \mathrm{fJ}$ . (Luglio 2026: "durante la carica di $C_L$ l'energia prelevata dall'alimentazione vale: a. $\tfrac12C_LV_{DD}^2$ ; b. $C_LV_{DD}^2$ ; c. $2C_LV_{DD}^2$ ": b per una carica completa a $V_{DD}$ .)

Grafico interattivo: Energie (fJ) nella carica di C_L = 100 fF da 0 a V(∞) con generatore a V_DD = 2,5 V: quella erogata dall'alimentazione, C_L·V_DD·V(∞), è una retta; quella immagazzinata, ½C_L·V(∞)², una parabola; la differenza è dissipata. A V(∞) = 1,8 V: 450, 162 e 288 fJ; a V(∞) = V_DD immagazzinata e dissipata coincidono (312,5 fJ) e l'erogata è 625 fJ

3. Riduzione di $V_{DD}$ (giugno 2024, luglio 2025, settembre 2024, settembre 2026)

Nella logica CMOS complementare la diminuzione di $V_{DD}$ è vantaggiosa perché: a. permette la riduzione della potenza dinamica a parità di frequenza; b. permette di migliorare i margini al rumore; c. permette di diminuire i tempi di propagazione.

Risposta: a. $P=\alpha C_LV_{DD}^2f$ : il quadrato della tensione. Variante (settembre 2024): "in un invertitore CMOS la diminuzione di $V_{DD}$ comporta: a. $P\downarrow$ e nessuna variazione di $t_p$ ; b. $P\uparrow$ e $t_p\uparrow$ ; c. $P\downarrow$ e $t_p\uparrow$ ": c, perché la corrente dei transistor, $\propto(V_{DD}-V_T)^2$ , diminuisce molto e le resistenze equivalenti aumentano. Numeri: a $V_{DD}=2{,}5$ la corrente di picco dell'inverter di riferimento è $124{,}6\ \mu\mathrm A$ , a $2\ \mathrm V$ è $62\ \mu\mathrm A$ , a $1{,}5\ \mathrm V$ è $21\ \mu\mathrm A$ ; con $V_{DD}$ dimezzata ( $1{,}25\ \mathrm V$ ) la potenza dinamica diventa un quarto (da $31{,}25$ a $7{,}8\ \mu\mathrm W$ a $100\ \mathrm{MHz}$ , $C_L=50\ \mathrm{fF}$ ).

4. Aumento del tempo di salita dell'ingresso (giugno 2025)

In un invertitore CMOS con ingresso da $0$ a $V_{DD}$ , che conseguenze ha sull'assorbimento di energia l'aumento del tempo di salita $t_r$ : a. aumenta perché aumenta il valore di picco della corrente; b. aumenta perché aumenta il tempo durante il quale scorre corrente tra $V_{DD}$ e massa; c. nessuna, perché in scarica non viene assorbita corrente da $V_{DD}$ .

Risposta: b. Con $t_r$ maggiore l'ingresso passa più a lungo nell'intervallo $V_{Tn}<V_{in}<V_{DD}-\lvert V_{Tp}\rvert$ in cui entrambi conducono (corrente di corto circuito); il picco non cambia (è la corrente in $V_M$ ); la scarica assorbe in effetti solo la corrente di corto circuito, ma questa è proprio il contributo che cresce.

5. Potenza per cammino diretto (settembre 2024, settembre 2026)

Inverter bilanciato con carico esterno dominante: se $W/L$ dei due transistor è raddoppiato, la potenza dissipata per cammino diretto: a. raddoppia; b. dipende dallo stadio che pilota l'ingresso; c. rimane costante.

Risposta ragionevole: b. La corrente di picco raddoppia ( $\propto Z$ ), ma l'energia di corto circuito dipende anche dal tempo di salita dell'ingresso, imposto dallo stadio pilota, la cui capacità di carico (la capacità di ingresso dell'inverter) a sua volta raddoppia. Non c'è la chiave di questi appelli: la scelta (a) vale a parità di forma d'onda in ingresso.

6. Altre relazioni utili

Potenza dinamica: $P=\alpha C_LV_{DD}^2f$ (non dipende da $W/L$ ): $C_L=50\ \mathrm{fF}$ , $V_{DD}=2{,}5\ \mathrm V$ , $f=100\ \mathrm{MHz}$ : $31{,}25\ \mu\mathrm W$ .
Con probabilità degli ingressi: $\alpha=p_0p_1$ (Esercizio 1 · porta AOI a tre ingressi, dimensionamento, ritardi e consumo dinamico (tema d'esame giugno 2025)).

Verifica numerica

Python: energie ( $450$ , $162$ , $288$ e $625\ \mathrm{fJ}$ ) e potenze; correnti di picco al variare di $V_{DD}$ .

Errori comuni

Scrivere $E_{DD}=\tfrac12C_LV_{DD}^2$ : è l'energia immagazzinata.
Dire che l'energia assorbita dipende quadraticamente da $V(\infty)$ .
Pensare che abbassare $V_{DD}$ accorci i ritardi.

Versione ripasso

Dati: $C_L=100$ fF, $V_{DD}=2{,}5$ V, carica da $0$ a $V_H=1{,}8$ V con un generatore a $V_{DD}$ .

Energia immagazzinata: $\tfrac12C_L(V_2^2-V_1^2)$ (risposta c). Con $V_2=1{,}8$ V: $162$ fJ (Consumo di potenza nei circuiti CMOS).
Energia erogata dall'alimentazione: $E_{DD}=V_{DD}\,Q=C_LV_{DD}V(\infty)$ , lineare in $V(\infty)$ e non quadratica (risposta b). Con $V(\infty)=1{,}8$ V: $450$ fJ erogati, $162$ fJ immagazzinati e $288$ fJ dissipati nel p-MOS. Solo con carica completa a $V_{DD}$ vale $C_LV_{DD}^2=625$ fJ (risposta b della variante 2026).
Riduzione di $V_{DD}$ : la potenza dinamica $P=\alpha C_LV_{DD}^2f$ scende con il quadrato, ma il ritardo sale perché la corrente cala come $(V_{DD}-V_T)^2$ (risposta c nella variante 2024). Con $V_{DD}$ dimezzata la potenza diventa un quarto: da $31{,}25$ a $7{,}8\ \mu$ W a $100$ MHz con $C_L=50$ fF (Invertitore CMOS - ritardo di propagazione).
Tempo di salita $t_r$ dell'ingresso: cresce l'energia assorbita, perché cresce il tempo in cui entrambi i transistor conducono; il picco di corrente (in $V_M$ ) resta invariato (risposta b). In discesa l'alimentazione eroga solo la corrente di corto circuito.
Cammino diretto con $W/L$ raddoppiato: la corrente di picco raddoppia, ma l'energia dipende anche dal tempo di salita imposto dallo stadio che pilota l'ingresso, la cui capacità raddoppia anch'essa: la risposta ragionevole è b. La risposta a vale solo a parità di forma d'onda in ingresso.
Potenza dinamica: indipendente da $W/L$ ; con $\alpha=p_0p_1$ si usa la formula con la probabilità degli ingressi (Esercizio 1 · porta AOI a tre ingressi, dimensionamento, ritardi e consumo dinamico (tema d'esame giugno 2025)).
Errori: scrivere $E_{DD}=\tfrac12C_LV_{DD}^2$ (è l'energia immagazzinata); dire che l'energia erogata è quadratica in $V(\infty)$ ; pensare che abbassare $V_{DD}$ accorci i ritardi.

Teoria collegata

Consumo di potenza nei circuiti CMOS