Esercizio 22margini di rumore di un inverter dalla caratteristica statica (esempio dalle slide)
In questa pagina 5
Testo (esempio dal modulo "Fondamenti dei sistemi digitali", con i dati dei temi; il calcolo dei margini è nel programma del corso e nei quesiti sulla soglia logica). Per un inverter CMOS con , , , , , , calcolare , , e i margini , nei due casi: (a) , (bilanciato staticamente); (b) .
Teoria usata: Invertitore CMOS - caratteristica di trasferimento staticaL'inverter CMOS ha un p-MOS verso V_DD e un n-MOS verso massa con gli ingressi collegati: V_OH = V_DD, V_OL = 0, nessun cammino diretto in continua (consumo statico nullo). La VTC ha cinque regioni (n-MOS off; n sat/p lin; entrambi sat in V_M; n lin/p sat; p off). Con entrambi in saturazione e λ = 0: V_M = (V_Tn + r(V_DD + V_Tp))/(1 + r) con r = √(|k'_p|Z_p/(k'_n Z_n)). Bilanciamento statico (V_M = V_DD/2 con V_Tn = |V_Tp|): Z_p/Z_n = k'_n/|k'_p| (circa 3,8). Scalare Z_n e Z_p dello stesso fattore lascia V_M invariata e moltiplica la corrente di picco; aumentare Z_p/Z_n alza V_M, V_IL e V_IH; V_M segue V_DD. Margini NM_L = V_IL, NM_H = V_DD − V_IH (circa 1 V a 2,5 V).Invertitore CMOS - caratteristica di trasferimento statica →, Segnali digitali, livelli logici e margini di rumoreUn segnale digitale assume un insieme finito di valori (di solito due: bit, tipicamente 0 V e V_DD); con N bit si distinguono 2^N livelli. Il valore logico di un'uscita è garantito sopra V_OH (uno) e sotto V_OL (zero); un ingresso è letto come uno sopra V_IH e come zero sotto V_IL, con intervalli di ingresso più larghi di quelli di uscita. I margini di rumore sono NM_H = V_OH − V_IH e NM_L = V_IL − V_OL. La caratteristica di trasferimento statica (VTC) ha la soglia logica V_M (V_out = V_in); V_IL e V_IH sono i punti a pendenza −1. La proprietà rigenerativa (pendenza alta nella zona di transizione, guadagno maggiore di 1) ripulisce il segnale a ogni stadio ed è legata alla bistabilità della coppia di inverter in retroazione. Altre figure di merito: fan-in, fan-out, tempi di propagazione, potenza, costo.Segnali digitali, livelli logici e margini di rumore →.
1. Soglia logica
, . (a) : . (b) : .
2. e : punti a pendenza
: per piccolo l'n-MOS è in saturazione e il p-MOS in zona lineare. Con , , , l'uguaglianza delle correnti è Derivando rispetto a e imponendo (cioè , ): Sostituendo nella prima equazione si ottiene un'equazione in sola, risolta numericamente: e la relativa . : n-MOS lineare, p-MOS in saturazione: ; con : , da cui .
Risultati (verificati derivando numericamente la VTC: pendenza nei due punti):
| caso | () | () | |||
|---|---|---|---|---|---|
| (a) | () | () | |||
| (b) | () | () |
(, .)
Grafico interattivo: Caso (a), Z_n = 3 e Z_p = 11,5: V_M = 1,25 V, V_IL = 1,038 V (uscita 2,29 V) e V_IH = 1,463 V (uscita 0,21 V), punti a pendenza −1; NM_L = 1,04 V e NM_H = 2,5 − 1,463 = 1,04 V: caratteristica simmetrica
Grafico interattivo: Caso (b), Z_n = Z_p = 3: V_M = 0,975 V, V_IL = 0,70 V (uscita 2,37 V) e V_IH = 1,10 V (uscita 0,22 V); NM_L = 0,70 V e NM_H = 2,5 − 1,10 = 1,40 V: la caratteristica è traslata a sinistra e i due margini sono molto diversi
3. Commento
- Nel caso (a) la VTC è simmetrica: e i margini sono uguali ( ciascuno, dell'alimentazione).
- Con la caratteristica trasla a sinistra: , e diminuiscono (e viceversa aumentano se cresce): si riduce a e sale a : un disturbo positivo di sullo può già essere letto come .
- In entrambi i casi la regione di transizione è stretta ( e di ampiezza su ): la pendenza maggiore di in tutta questa zona rende l'inverter rigenerativo.
- Con e (modello completo) il caso (a) dà , (, ), a conferma che cambia i margini di qualche percento.
Verifica numerica
Python: soluzione del sistema (derivata nulla) e confronto con la derivata numerica della VTC del modello a (pendenza in e ); tabella sopra.
Errori comuni
- Confondere con o prendere .
- Calcolare i margini con e non ideali per un inverter CMOS (sono e ).
- Dimenticare che per il p-MOS è lineare e per è l'n-MOS ad essere lineare.
Versione ripasso
Testo. Inverter CMOS con , A/V, V, V, V, . Casi: (a) , , bilanciato staticamente; (b) (Invertitore CMOS - caratteristica di trasferimento staticaL'inverter CMOS ha un p-MOS verso V_DD e un n-MOS verso massa con gli ingressi collegati: V_OH = V_DD, V_OL = 0, nessun cammino diretto in continua (consumo statico nullo). La VTC ha cinque regioni (n-MOS off; n sat/p lin; entrambi sat in V_M; n lin/p sat; p off). Con entrambi in saturazione e λ = 0: V_M = (V_Tn + r(V_DD + V_Tp))/(1 + r) con r = √(|k'_p|Z_p/(k'_n Z_n)). Bilanciamento statico (V_M = V_DD/2 con V_Tn = |V_Tp|): Z_p/Z_n = k'_n/|k'_p| (circa 3,8). Scalare Z_n e Z_p dello stesso fattore lascia V_M invariata e moltiplica la corrente di picco; aumentare Z_p/Z_n alza V_M, V_IL e V_IH; V_M segue V_DD. Margini NM_L = V_IL, NM_H = V_DD − V_IH (circa 1 V a 2,5 V).Invertitore CMOS - caratteristica di trasferimento statica →).
- Soglia logica: con . Caso (a): e V. Caso (b): e V (Segnali digitali, livelli logici e margini di rumoreUn segnale digitale assume un insieme finito di valori (di solito due: bit, tipicamente 0 V e V_DD); con N bit si distinguono 2^N livelli. Il valore logico di un'uscita è garantito sopra V_OH (uno) e sotto V_OL (zero); un ingresso è letto come uno sopra V_IH e come zero sotto V_IL, con intervalli di ingresso più larghi di quelli di uscita. I margini di rumore sono NM_H = V_OH − V_IH e NM_L = V_IL − V_OL. La caratteristica di trasferimento statica (VTC) ha la soglia logica V_M (V_out = V_in); V_IL e V_IH sono i punti a pendenza −1. La proprietà rigenerativa (pendenza alta nella zona di transizione, guadagno maggiore di 1) ripulisce il segnale a ogni stadio ed è legata alla bistabilità della coppia di inverter in retroazione. Altre figure di merito: fan-in, fan-out, tempi di propagazione, potenza, costo.Segnali digitali, livelli logici e margini di rumore →).
- , n in saturazione e p lineare: l'uguaglianza delle correnti , con , , e , derivata con pendenza dà . Il sistema si risolve numericamente.
- , n lineare e p in saturazione: con pendenza , .
- Risultati (pendenza verificata numericamente pari a ): caso (a) V e V, quindi V. Caso (b) V e V, quindi V e V (Porte logiche CMOS - struttura statica complementare e dimensionamentoUna porta CMOS statica complementare ha una rete di pull-down (PDN, n-MOS) verso massa e una di pull-up (PUN, p-MOS) verso V_DD, duali tra loro: serie ↔ parallelo. La PDN conduce quando la funzione f degli ingressi vale 1 e porta l'uscita a 0, quindi F = NOT f (le porte a uno stadio sono invertenti). Serie di n-MOS = AND, parallelo = OR; i p-MOS (chiusi con ingresso basso) fanno l'opposto. Escursione completa, nessun consumo statico, ritardo da R e C di uscita. Dimensionamento: si parte dall'inverter di riferimento (Z_n = 1, Z_p = r ≈ 2,4) e si scala ogni transistor del numero di transistor della serie peggiore a cui appartiene, così che la resistenza nel caso peggiore uguagli quella dell'inverter (NAND2: Z_n = 2, Z_p = r; NOR2: Z_n = 1, Z_p = 2r). Per un obiettivo R_pd = R*: Z_n = m R_n0/R* con m transistor in serie nel cammino peggiore. Per minimizzare la capacità di uscita si collegano all'uscita meno drain possibile.Porte logiche CMOS - struttura statica complementare e dimensionamento → per il significato di ).
- Commento: diminuendo la caratteristica trasla a sinistra. I margini sono uguali solo nel caso bilanciato, cioè circa il di . La transizione è stretta e la pendenza maggiore di la rende rigenerativa. Con e il caso (a) dà V e V, cioè V.
- Errori: confondere con ; usare per e valori non ideali (sono e ); scambiare le regioni di (p lineare) e (n lineare).