Temporizzazione dei flip-flop - setup, hold e frequenza massima di clock

In questa pagina 6

Fino ad ora i flip-flop sono stati trattati come elementi ideali, che aggiornano lo stato in modo istantaneo sul fronte di clock. Nei circuiti reali per memorizzare il valore corretto bisogna rispettare vincoli di temporizzazione, che determinano anche la velocità massima del sistema. Sono parametri elettrici (dipendono dalla tecnologia, dalla temperatura, dalla tensione di alimentazione), non logici.

I tre parametri del flip-flop

Definizione (tempi di setup, hold e propagazione). Si consideri un D flip-flop positive-edge-triggered (Elementi di memoria - latch SR, latch D e flip-flop D) con ingresso $D$ e fronte di salita del clock all'istante $t_{clk}$ .

Tempo di setup $t_s$ : durata minima dell'intervallo in cui l'ingresso deve rimanere stabile (al valore desiderato) PRIMA del fronte di clock che provoca il cambiamento dell'uscita. Se $D$ cambia troppo tardi, l'uscita del primo latch (master) potrebbe trovarsi a un livello di tensione intermedio quando il suo valore è trasferito al secondo: il dato memorizzato non è affidabile.

Tempo di hold $t_h$ : durata minima dell'intervallo in cui l'ingresso deve rimanere stabile DOPO il fronte di clock. Se $D$ cambia troppo presto dopo il fronte, il master potrebbe ancora essere trasparente e propagare il cambiamento allo slave.

Tempo di propagazione $t_{pd,FF}$ (o $t_p$ ): intervallo tra il fronte di clock che fa da trigger e l'istante in cui l'uscita comincia a commutare ( $t_{p,\min}$ ) o si è stabilizzata ( $t_{p,\max}$ ).

In sintesi: finestra di stabilità del dato $=[\,t_{clk}-t_s,\ t_{clk}+t_h\,]$ , in cui $D$ non deve cambiare; l'uscita $Q$ è valida dopo $t_{clk}+t_{pd,FF}$ .

Esempio. Con $t_s=0{,}2$ ns, $t_h=0{,}1$ ns e fronte a $t_{clk}=10$ ns, $D$ deve restare fermo in $[9{,}8;\,10{,}1]$ ns.

Vincolo sul periodo di clock (setup)

In un circuito sequenziale sincrono il ritardo da un fronte di clock al successivo ha tre componenti:

i flip-flop cambiano le uscite dopo $t_{pd,FF}$ dal fronte;
le uscite arrivano alla rete combinatoria, che calcola uscite e stato futuro in un tempo $t_{COMB}$ (il percorso più lento, cammino critico);
gli stati futuri arrivano agli ingressi dei flip-flop e devono rimanere stabili per $t_{s,FF}$ prima del fronte successivo.

Formula (periodo minimo di clock). Quindi, aggiungendo un margine di sicurezza $t_{slack}$ (slack = "gioco"): $T\ \ge\ t_{pd,FF}+t_{COMB}+t_{s,FF}+t_{slack},\qquad f_{max}=\frac1{T_{min}} .$

Esempio. $t_{pd,FF}=0{,}5$ ns, $t_{COMB}=2{,}3$ ns, $t_{s,FF}=0{,}2$ ns. Senza margine: $T_{min}=3{,}0$ ns, $f_{max}=333$ MHz. Con $t_{slack}=0{,}3$ ns: $T_{min}=3{,}3$ ns, $f_{max}=303$ MHz.

Conseguenze.

Il setup time del flip-flop limita la massima frequenza di clock (influisce sulla frequenza massima, non sulla minima).
Se il vincolo non è rispettato (setup violation), si risolve aumentando il periodo, cioè diminuendo la frequenza di clock, oppure accorciando il cammino combinatorio.
Il ritardo della logica combinatoria che pesa nel vincolo è quello del caso peggiore (porta o percorso più lento).
Il setup time è un parametro del flip-flop (dipende dalla tecnologia del FF); è il margine disponibile a dipendere dalla logica a monte.

Vincolo di hold

Formula (vincolo di hold). Le variazioni dell'uscita di un flip-flop non devono arrivare troppo presto a un altro flip-flop (o a se stesso) per non violare il tempo di hold. Con i ritardi minimi del flip-flop e della rete combinatoria: $t_{pd,FF,\min}+t_{COMB,\min}\ \ge\ t_h .$ È un requisito di correttezza indipendente dalla frequenza di clock: il fronte e la nuova uscita sono entrambi legati allo stesso fronte, quindi rallentare il clock non aiuta. Se è violato si aggiunge ritardo ai percorsi corti (buffer).

Esempio. $t_{pd,FF,\min}=0{,}1$ ns, $t_{COMB,\min}=0{,}05$ ns, $t_h=0{,}3$ ns: $0{,}15<0{,}3$ , violazione di $0{,}15$ ns. Abbassare la frequenza non la cura; servono almeno $0{,}15$ ns di ritardo in più sul percorso più corto.

Clock skew

Il fronte di clock può arrivare a istanti leggermente diversi ai vari flip-flop a causa dei ritardi nell'albero di distribuzione del clock (clock skew): chi riceve il clock in anticipo o in ritardo vede i vincoli di setup e di hold modificati. Anche le porte che si inseriscono nel percorso del clock (clock gating, Registri e microoperazioni) introducono ritardi e quindi skew: per questo il caricamento dei registri con load enable è preferibile alla gestione del clock.

Temporizzazione nella simulazione

Per simulare correttamente un circuito sincrono:

gli ingressi vanno applicati con adeguato anticipo rispetto al fronte attivo (per esempio in corrispondenza del fronte di discesa del clock se i FF sono PET), così la rete combinatoria ha tempo di calcolare uscita e stato futuro;
il periodo di clock deve essere sufficiente (ritardo della rete nel caso peggiore adeguatamente inferiore al periodo);
si leggono i risultati quando stato e uscite sono stazionari (per esempio appena prima del fronte di salita successivo).

La simulazione può essere funzionale (elementi ideali, ritardo nullo: verifica la funzione) o temporale (ritardi realistici: verifica la temporizzazione) (VHDL - macchine a stati finiti e testbench sequenziale).

Errori comuni

Dire che il setup time limita la frequenza minima: limita la massima.
Pensare che rallentare il clock risolva una violazione di hold: non la risolve.
Dimenticare di usare i ritardi massimi per il setup e minimi per l'hold.
Confondere setup (stabilità prima del fronte) e hold (stabilità dopo).
Scrivere il vincolo senza $t_{pd,FF}$ : il ritardo del flip-flop fa parte del cammino.

Versione ripasso

Finestra di stabilità: $D$ non deve cambiare in $[t_{clk}-t_s,\ t_{clk}+t_h]$ ; l'uscita $Q$ è valida dopo $t_{clk}+t_{pd,FF}$ . Esempio: con $t_s=0{,}2$ ns, $t_h=0{,}1$ ns e fronte a 10 ns, $D$ è fermo in $[9{,}8;\,10{,}1]$ ns.
Tempo di setup $t_s$ : durata minima in cui $D$ deve essere stabile prima del fronte; se è violato il master può trovarsi a un livello intermedio e il dato non è affidabile.
Tempo di hold $t_h$ : durata minima in cui $D$ deve restare stabile dopo il fronte; se è violato il master è ancora trasparente e propaga il cambiamento.
Tempo di propagazione $t_{pd,FF}$ : dal fronte di clock all'inizio della commutazione ( $t_{p,\min}$ ) o alla stabilizzazione ( $t_{p,\max}$ ).
Periodo minimo: le componenti sono $t_{pd,FF}$ (uscite del FF), $t_{COMB}$ (cammino critico della rete combinatoria) e $t_{s,FF}$ (setup del FF successivo), più un margine $t_{slack}$ : $T\ge t_{pd,FF}+t_{COMB}+t_{s,FF}+t_{slack}$ e $f_{max}=1/T_{min}$ . Esempio: $0{,}5+2{,}3+0{,}2=3{,}0$ ns, cioè 333 MHz; con $t_{slack}=0{,}3$ ns, $T_{min}=3{,}3$ ns e $303$ MHz.
Conseguenze del setup: limita la frequenza massima; se è violato si aumenta il periodo (si abbassa la frequenza) oppure si accorcia il cammino combinatorio. Si usa il ritardo del caso peggiore; il setup è un parametro del FF, il margine dipende dalla logica a monte.
Vincolo di hold: $t_{pd,FF,\min}+t_{COMB,\min}\ge t_h$ , con i ritardi minimi. È indipendente dalla frequenza: rallentare il clock non lo risolve. Esempio: $0{,}1+0{,}05<0{,}3$ , mancano $0{,}15$ ns, quindi si aggiunge ritardo ai percorsi corti (buffer).
Clock skew: il fronte arriva a istanti diversi ai vari FF per i ritardi dell'albero di clock; i vincoli di setup e hold cambiano. Il clock gating aggiunge skew, per questo il load enable è preferibile (Registri e microoperazioni).
Simulazione: per FF PET gli ingressi si applicano sul fronte di discesa, così la rete ha tempo di stabilizzarsi; i risultati si leggono prima del fronte di salita. La simulazione funzionale usa ritardi nulli, quella temporale ritardi realistici (VHDL - macchine a stati finiti e testbench sequenziale).
Errori: setup che limita la frequenza minima (limita la massima); rallentare il clock per risolvere l'hold; ritardi massimi usati per l'hold o minimi per il setup; setup e hold confusi; vincolo scritto senza $t_{pd,FF}$ .